技术文档当前位置:秒速牛牛 > 技术文档

Layout设计良好接地指导原则

作者:Hank Zumbahlen

Hank Zumbahlen 1989 年进入ADI 公司,最初担任驻加州的现场应用工程师。在过去数年中,他还作为高级 应用工程师,参与了培训和研讨会发展工作。此前,他在Signetics(飞 利浦)担任类似职位,还曾在多家公司担任设计工程师,主要涉足测试 和测量领域。Hank 拥有伊利诺伊大学的电子工程学士学位 (BSEE)。他 是《线性电路设计手册》(Newnes-Elsevier 2008)的作者。

接地无疑是体系规划中最为扎手的疑问之一。尽管它的概念相对对比简略,施行起来却很杂乱,惋惜的是,它没有一个短小精悍能够用详细步骤描绘的办法来确保取得杰出作用,但假如在某些细节上处理不妥,也许会致使令人头痛的疑问。

关于线性体系而言,"地"是信号的基准点。惋惜的是,在单极性电源体系中,它还变成电源电流的回路。接地战略运用不妥,也许严峻危害高精度线性体系的功能。

"地"是信号的基准点

关于一切模仿规划而言,接地都是一个不容忽视的疑问,而在依据PCB的电路中,恰当施行接地也具有平等主要的含义。走运的是,某些高质量接地原理,格外是接地层的运用,关于PCB环境是固有不变的。因为这一因素是依据PCB的模仿规划的明显优势之一,咱们将在这篇文章中对其进行要点评论。

咱们有必要对接地的别的一些方面进行管理,包括操控也许致使功能下降的杂散接地和信号回来电压。这些电压也许是因为外部信号耦合、公共电流致使的,或者仅仅因为接地导线中的过度IR压降致使的。恰当地布线、布线的尺度,以及差分信号处理和接地阻隔技能,使得咱们能够操控此类寄生电压。

咱们即将评论的一个主要主题是适用于模仿/数字混合信号环境的接地技能。事实上,高质量接地这个疑问能够—也必定—影响到混合信号PCB规划的悉数规划准则。

现在的信号处理体系一般需求混合信号器材,例如模数变换器(ADC)、数模变换器(DAC)和迅速数字信号处理器(DSP)。因为需求处理宽动态规模的模仿信号,因此有必要运用高功能ADC和DAC。在恶劣的数字环境内,能否坚持宽动态规模和低噪声与选用杰出的高速电路规划技能密切有关,包括恰当的信号布线、去耦和接地。

曩昔,一般以为"高精度、低速"电路与所谓的"高速"电路有所不一样。关于ADC和DAC,采样(或更新)频率一般用作区别速度规范。不过,以下两个示例显现,实践操作中,现在大多数信号处理IC真实完成了"高速",因此有必要作为此类器材来对待,才能坚持高功能。DSP、ADC和DAC均是如此。

一切合适信号处理运用的采样ADC(内置采样坚持电路的ADC)均选用具有迅速上升和下降时间(一般为数纳秒)的高速时钟作业,即便呑吐量看似较低也有必要视为高速器材。例如,中速12位逐次迫临型(SAR) ADC可选用10 MHz内部时钟作业,而采样速率仅为500 kSPS。

Σ-Δ型ADC具有高过采样比,因此还需求高速时钟。即便是高分辨率的所谓"低频"工业丈量ADC(例如AD77xx-系列)吞吐速率抵达10 Hz至7.5 kHz,也选用5 MHz或更高时钟频率作业,并且供给高达24位的分辨率。

更杂乱的是,混合信号IC具有模仿和数字两种端口,因此怎么运用恰当的接地技能就显现愈加错综杂乱。此外,某些混合信号IC具有相对较低的数字电流,而另一些具有高数字电流。很多状况下,这两种类型的IC需求不一样的处理,以完成最好接地。

数字和模仿规划工程师倾向于从不一样视点调查混合信号器材,这篇文章旨在阐明适用于大多数混合信号器材的一般接地准则,而不必了解内部电路的详细细节。

经过以上内容,明显接地疑问没有一本迅速手册。惋惜的是,咱们并不能供给能够确保接地成功的技能列表。咱们只能说忽视一些事情,也许会致使一些疑问。在某一个频率规模内卓有成效的办法,在另一个频率规模内也许行不通。别的还有一些彼此抵触的请求。处理接地疑问的要害在于了解电流的活动办法。

星型接地

"星型"接地的理论基础是电路中总有一个点是一切电压的参阅点,称为"星型接地"点。咱们能够经过一个形象的比方十分好地加以了解—多条导线从一个一起接地点呈辐射状拓展,相似一颗星。星型点并不必定在外表上相似一颗星—它也许是接地层上的一个点—但星型接地体系上的一个要害特性是:一切电压都是有关于接地网上的某个特定点丈量的,而不是有关于一个不确定的"地"(不管咱们在何处放置探头)。

尽管在理论上十分合理,但星型接地原理却很难在实践中施行。举例来说,假如体系选用星型接地规划,并且制作的一切信号途径都能使信号间的搅扰最小并可尽量防止高阻抗信号或接地途径的影响,施行疑问便随之而来。在电路图中参加电源时,电源就会添加不良的接地途径,或者流入现有接地途径的电源电流适当大和/或具有高噪声,然后损坏信号传输。为电路的不一样有些独自供给电源(因此具有独自的接地回路)一般能够防止这个疑问。例如,在混合信号运用中,一般要将模仿电源和数字电源分隔,一起将在星型点处相连的模仿地和数字地分隔。

独自的模仿地和数字地

事实上,数字电路具有噪声。饱满逻辑(例如TTL和CMOS)在开关进程中会短暂地从电源吸入大电流。但因为逻辑级的抗扰度可达数百毫伏以上,因此一般对电源去耦的请求不高。相反,模仿电路十分简略受噪声影响—包括在电源轨和接地轨上—因此,为了防止数字噪声影响模仿功能,应当把模仿电路和数字电路分隔。这种别离涉及到接地回路和电源轨的分隔,对混合信号体系而言也许对比费事。

可是,假如高精度混合信号体系要充沛发挥功能,则有必要具有独自的模仿地和数字地以及独自电源,这一点至关主要。事实上,尽管有些模仿电路选用+5 V单电源供电运转,但并不意味着该电路能够与微处理器、动态RAM、电扇或别的高电流设备共用一样+5 V高噪声电源。模仿有些有必要运用此类电源以最高功能运转,而不只仅坚持运转。这一差别必定请求咱们对电源轨和接地接口给予高度留意。

请留意,体系中的模仿地和数字地有必要在某个点相连,以便让信号都参阅一样的电位。这个星点(也称为模仿/数字公共点)要精心挑选,确保数字电流不会流入体系模仿有些的地。在电源处设置公共点一般对比便当。

很多ADC和DAC都有独自的"模仿地"(AGND)和"数字地"(DGND)引脚。在设备数据手册上,一般主张用户在器材封装处将这些引脚连在一起。这点好像与请求在电源处衔接模仿地和数字地的主张相抵触;假如体系具有多个变换器,这点好像与请求在单点处衔接模仿地和数字地的主张相抵触。

本来并不存在抵触。这些引脚的"模仿地"和"数字地"符号是指引脚所衔接到的变换器内部有些,而不是引脚有必要衔接到的体系地。关于ADC,这两个引脚一般应当连在一起,然后衔接到体系的模仿地。因为变换器的模仿有些无法耐受数字电流经由焊线流至芯片时发作的压降,因此无法在IC封装内部将二者衔接起来。但它们能够在外部连在一起。

图1显现了ADC的接地衔接这一概念。这么的引脚接法会在必定程度上下降变换器的数字噪声抗扰度,降幅等于体系数字地和模仿地之间的共模噪声量。可是,因为数字噪声抗扰度常常在数百或数千毫伏水平,因此一般不太也许有疑问。

模仿噪声抗扰度只会因变换器本身的外部数字电流流入模仿地而下降。这些电流应当坚持很小,经过确保变换器输出没有高负载,能够最大程度地减小电流。完成这一方针的好办法是在ADC输出端运用低输入电流缓冲器,例如CMOS缓冲器-寄存器IC。

假如变换器的逻辑电源运用一个小电阻阻隔,并且经过0.1 μF (100 nF)电容去耦到模仿地,则变换器的一切迅速边缘数字电流都将经过该电容流回地,而不会出现在外部地电路中。假如坚持低阻抗模仿地,而能够充沛确保模仿功能,那么外部数字地电流所发作的额定噪声基本上不会构成疑问。

接地层

接地层的运用与上文评论的星型接地体系有关。为了施行接地层,双面PCB(或多层PCB的一层)的一面由接连铜制作,并且用作地。其理论基础是很多金属具有也许最低的电阻。因为运用大型扁平导体,它也具有也许最低的电感。因此,它供给了最好导电功能,包括最大程度地下降导电平面之间的杂散接地差异电压。

请留意,接地层概念还能够延伸,包括 电压层。电压层供给相似于接地层的优势—极低阻抗的导体—但只用于一个(或多个)体系电源电压。因此,体系也许具有多个电压层以及接地层。

尽管接地层能够处理很多地阻抗疑问,但它们并非灵丹妙药。即便是一片接连的铜箔,也会有残留电阻和电感;在特定状况下,这些就足以阻碍电路正常作业。规划人员应当留意不要在接地层写入很高电流,因为这么也许发作压降,然后搅扰灵敏电路。

坚持低阻抗大面积接地层对现在一切模仿电路都很主要。接地层不只用作去耦高频电流(源于迅速数字逻辑)的低阻抗回来途径,还能将EMI/RFI辐射降至最低。因为接地层的屏蔽作用,电路受外部EMI/RFI的影响也会下降。

接地层还答应运用传输线路技能(微带线或带状线)传输高速数字或模仿信号,此类技能需求可控阻抗。

因为"总线(bus wire)"在大多数逻辑变换等效频率下具有阻抗,将其用作"地"彻底不能承受。例如,#22规范导线具有约20 nH/in的电感。由逻辑信号发作的压摆率为10 mA/ns的瞬态电流,流经1英寸该导线时将构成200 mV的无用压降:

(1)关于具有2 V峰峰值规模的信号,此压降会转化为大概200 mV或10%的差错(大概"3。5位精度")。即便在全数字电路中,该差错也会大幅下降逻辑噪声裕量。

假如变换器的逻辑电源运用一个小电阻阻隔,并且经过0。1 μF (100 nF)电容去耦到模仿地,则变换器的一切迅速边缘数字电流都将经过该电容流回地,而不会出现在外部地电路中。假如坚持低阻抗模仿地,而能够充沛确保模仿功能,那么外部数字地电流所发作的额定噪声基本上不会构成疑问。

 流入模仿回来途径的数字电流发作差错电压

图2. 流入模仿回来途径的数字电流发作差错电压。

图2显现数字回来电流调制模仿回来电流的状况(顶图)。接地回来导线电感和电阻由模仿和数字电路同享,这会构成彼此影响,终究发作差错。一个也许的处理计划是让数字回来电流途径直接流向GND REF,如底图所示。这显现了"星型"或单点接地体系的基本概念。在包括多个高频回来途径的体系中很难完成真实的单点接地。因为各回来电流导线的物理长度将引进寄生电阻和电感,所以取得低阻抗高频接地就很艰难。实践操作中,电流回路有必要由大面积接地层构成,以便获取高频电流下的低阻抗。假如无低阻抗接地层,则简直不也许防止上述同享阻抗,格外是在高频下。

一切集成电路接地引脚应直接焊接到低阻抗接地层,然后将串联电感和电阻降至最低。关于高速器材,不引荐运用传统IC插槽。即便是"小尺度"插槽,额定电感和电容也也许引进无用的同享途径,然后损坏器材功能。假如插槽有必要合作DIP封装运用,例如在制作原型时,单个"引脚插槽"或"笼式插座"是能够承受的。以上引脚插槽供给封盖和无封盖两种版别。因为运用绷簧加载金触点,确保了IC引脚具有杰出的电气和机械衔接。不过,反复插拔也许下降其功能。

应运用低电感、外表贴装陶瓷电容,将电源引脚直接去耦至接地层。假如有必要运用通孔式陶瓷电容,则它们的引脚长度应当小于1 mm。陶瓷电容应尽量挨近IC电源引脚。噪声过滤还也许需求铁氧体磁珠。

这么的话,能够说"地"越多越好吗?接地层能处理很多地阻抗疑问,但并不能悉数处理。即便是一片接连的铜箔,也会有残留电阻和电感;在特定状况下,这些就足以阻碍电路正常作业。图3阐明了这个疑问,并给出了处理办法。

分裂接地层能够改变电流流向,然后进步精度

图3. 分裂接地层能够改变电流流向,然后进步精度。

因为实践机械规划的因素,电源输入衔接器在电路板的一端,而需求挨近散热器的电源输出有些则在另一端。电路板具有100 mm宽的接地层,还有电流为15 A的功率放大器。假如接地层厚0。038 mm,15 A的电流流过时会发作68 μV/mm的压降。关于任何共用该PCB且以地为参阅的精细模仿电路,这种压降都会致使严峻疑问。能够分裂接地层,让大电流不流入精细电路区域,而迫使它盘绕分裂方位活动。这么能够防止接地疑问(在这种状况下的确存在),不过该电流流过的接地层有些中电压梯度会进步。

在多个接地层体系中,请有必要防止掩盖接地层,格外是模仿层和数字层。该疑问将致使从一个层(也许是数字地)到另一个层的容性耦合。要记住,电容是由两个导体(两个接地层)构成的,中心用绝缘体(PC板资料)阻隔。

具有低数字电流的混合信号IC的接地和去耦

灵敏的模仿元件,例如放大器和基准电压源,有必要参阅和去耦至模仿接地层。具有低数字电流的ADC和DAC(和别的混合信号IC)一般应视为模仿元件,一样接地并去耦至模仿接地层。乍看之下,这一请求好像有些对立,因为变换器具有模仿和数字接口,且一般有指定为模仿接地(AGND)和数字接地(DGND)的引脚。图4有助于解释这一两难疑问。

具有低内部数字电流的混合信号IC的正确接地

图4。 具有低内部数字电流的混合信号IC的正确接地。

一起具有模仿和数字电路的IC(例如ADC或DAC)内部,接地一般坚持独立,以免将数字信号耦合至模仿电路内。图4显现了一个简略的变换器模型。将芯片焊盘衔接到封装引脚不免发作线焊电感和电阻,IC规划人员对此是力不从心的,心中明白即可。迅速变化的数字电流在B点发作电压,且必定会经过杂散电容CSTRAY耦合至模仿电路的A点。此外,IC封装的每对相邻引脚间约有0.2 pF的杂散电容,一样无法防止!IC规划人员的使命是排除此影响让芯片正常作业。不过,为了防止进一步耦合,AGND和DGND应经过最短的引线在外部连在一起,并接到模仿接地层。DGND衔接内的任何额定阻抗将在B点发作更多数字噪声;继而使更多数字噪声经过杂散电容耦合至模仿电路。请留意,将DGND衔接到数字接地层会在AGND和DGND引脚两头施加 VNOISE ,带来严峻疑问!

"DGND"称号表明此引脚衔接到IC的数字地,但并不意味着此引脚有必要衔接到体系的数字地。能够更精确地将其称为IC的内部"数字回路"。

这种组织的确也许给模仿接地层带来少数数字噪声,但这些电流十分小,只需确保变换器输出不会驱动较大扇出(一般不会如此规划)就能降至最低。将变换器数字端口上的扇出降至最低(也意味着电流更低),还能让变换器逻辑变换波形少受振铃影响,尽也许削减数字开关电流,然后削减至变换器模仿端口的耦合。经过刺进小型有损铁氧体磁珠,如图4所示,逻辑电源引脚pin (VD) 可进一步与模仿电源阻隔。变换器的内部瞬态数字电流将在小环路内活动,从VD 经去耦电容抵达DGND(此途径用图中红线表明)。因此瞬态数字电流不会出现在外部模仿接地层上,而是局限于环路内。VD引脚去耦电容应尽也许挨近变换器装置,以便将寄生电感降至最低。去耦电容应为低电感陶瓷型,一般介于0.01 μF (10 nF)和0.1 μF (100 nF)之间。

再着重一次,没有任何一种接地计划适用于一切运用。可是,经过了解各个选项和提早进行规矩,能够最大程度地削减疑问。

当心处理ADC数字输出

将数据缓冲器放置在变换器旁不失为好办法,可将数字输出与数据总线噪声阻隔开(如图4所示)。数据缓冲器也有助于将变换器数字输出上的负载降至最低,一起供给数字输出与数据总线间的法拉第屏蔽(如图5所示)。尽管很多变换器具有三态输出/输入,但这些寄存器依然在芯片上;它们使数据引脚信号能够耦合到灵敏区域,因此阻隔缓冲区依然是一种杰出的规划办法。某些状况下,乃至需求在模仿接地层上紧靠变换器输出供给额定的数据缓冲器,以供给十分好的阻隔。

在输出端运用缓冲器/锁存器的高速ADC 具有对数字数据总线噪声的增强抗扰度

图5. 在输出端运用缓冲器/锁存器的高速ADC 具有对数字数据总线噪声的增强抗扰度。

ADC输出与缓冲寄存器输入间的串联电阻(图4中标明为"R")有助于将数字瞬态电流降至最低,这些电流也许影响变换器功能。电阻可将数字输出驱动器与缓冲寄存器输入的电容阻隔开。此外,由串联电阻和缓冲寄存器输入电容构成的RC网络用作低通滤波器,以减缓迅速边缘。

典型CMOS栅极与PCB走线和通孔联系在一起,将发作约10 pF的负载。假如无阻隔电阻,1 V/ns的逻辑输出压摆率将发作10 mA的动态电流:

驱动10 pF的寄存器输入电容时,500 Ω串联电阻可将瞬态输出电流降至最低,并发作约11 ns的上升和下降时间:

接地和去耦点

图6. 接地和去耦点。

因为TTL寄存器具有较高输入电容,可明显添加动态开关电流,因此应防止运用

缓冲寄存器和别的数字电路应接地并去耦至PC板的数字接地层。请留意,模仿与数字接地层间的任何噪声均可下降变换器数字接口上的噪声裕量。因为数字噪声抗扰度在数百或数千毫伏水平,因此一般不太也许有疑问。模仿接地层噪声一般不高,但假如数字接地层上的噪声(有关于模仿接地层)超越数百毫伏,则应采纳办法减小数字接地层阻抗,以将数字噪声裕量坚持在可承受的水平。任何状况下,两个接地层之间的电压不得超越300 mV,不然IC也许受损。

最好供给关于模仿电路和数字电路的独立电源。模仿电源应当用于为变换器供电。假如变换器具有指定的数字电源引脚(VD),应选用独立模仿电源供电,或者如图6所示进行滤波。一切变换器电源引脚应去耦至模仿接地层,一切逻辑电路电源引脚应去耦至数字接地层,如图6所示。假如数字电源相对安静,则能够运用它为模仿电路供电,但要格外当心。

某些状况下,不也许将VD衔接到模仿电源。一些高速IC也许选用+5 V电源为其模仿电路供电,而选用+3。3 V或更小电源为数字接口供电,以便与外部逻辑接口。这种状况下,IC的+3。3 V引脚应直接去耦至模仿接地层。别的主张将铁氧体磁珠与电源走线串联,以便将引脚衔接到+3。3 V数字逻辑电源。

采样时钟发作电路应与模仿电路一样对待,也接地并深度去耦至模仿接地层。采样时钟上的相位噪声会下降体系信噪比(SNR);咱们将稍后对此进行评论。

采样时钟考量

在高功能采样数据体系中,应运用低相位噪声晶体振动器发作ADC(或DAC)采样时钟,因为采样时钟颤动会调制模仿输入/输出信号,并进步噪声和失真底。采样时钟发作器应与高噪声数字电路阻隔开,一起接地并去耦至模仿接地层,与处理运算放大器和ADC一样。

采样时钟颤动对ADC信噪比(SNR)的影响可用以下公式4近似计算:

采样时钟颤动对ADC信噪比(SNR)的影响可用以下公式4近似计算

其间,f为模仿输入频率,SNR为完美无限分辨率ADC的SNR,此刻仅有的噪声源来自rms采样时钟颤动tj。经过简略示例可知,假如tj = 50 ps (rms),f = 100 kHz,则SNR = 90 dB,适当于约15位的动态规模。

应留意,以上示例中的tj 实践上是外部时钟颤动和内部ADC时钟颤动( 称为孔径颤动)的方和根(rss)值。不过,在大多数高功能ADC中,内部孔径颤动与采样时钟上的颤动比较能够疏忽。

因为信噪比(SNR)下降主要是因为外部时钟颤动致使的,因此有必要采纳办法,使采样时钟尽量无噪声,仅具有也许最低的相位颤动。这就请求有必要运用晶体振动器。有多家制作商供给小型晶体振动器,可发作低颤动(小于5 ps rms)的CMOS兼容输出。

抱负状况下,采样时钟晶体振动器应参阅别离接地体系中的模仿接地层。可是,体系约束也许致使这一点无法完成。很多状况下,采样时钟有必要从数字接地层上发作的更高频率、多用途体系时钟取得,接着有必要从数字接地层上的原点传递至模仿接地层上的ADC。两层之间的接地噪声直接添加到时钟信号,并发作过度颤动。颤动可构成信噪比下降,还会发作搅扰谐波。

从数模接地层进行采样时钟分配

图7。 从数模接地层进行采样时钟分配。

混合信号接地的迷惑本源

大多数ADC、DAC和别的混合信号器材数据手册是关于单个PCB评论接地,一般是制作商自个的评价板。将这些原理运用于多卡或多ADC/DAC体系时,就会让人感受迷惑茫然。一般主张将PCB接地层分为模仿层和数字层,并将变换器的AGND和DGND引脚衔接在一起,并且在同一点衔接模仿接地层和数字接地层,如图8所示。这么就基本在混合信号器材上发作了体系"星型"接地。一切高噪声数字电流经过数字电源流入数字接地层,再回来数字电源;与电路板灵敏的模仿有些阻隔开。体系星型接地构造出现在混合信号器材中模仿和数字接地层衔接在一起的方位。

该办法一般用于具有单个PCB和单个ADC/DAC的简略体系,不合适多卡混合信号体系。在不一样PCB(乃至在一样PCB上)上具有数个ADC或DAC的体系中,模仿和数字接地层在多个点衔接,使得树立接地环路变成也许,而单点"星型"接地体系则不也许。鉴于以上因素,此接地办法不适用于多卡体系,上述办法应当用于具有低数字电流的混合信号IC。

混合信号IC接地:单个PCB(典型评价/测验板)

图8。 混合信号IC接地:单个PCB(典型评价/测验板)。

关于高频作业的接地

一般发起电源和信号电流最好经过"接地层"回来,并且该层还可为变换器、基准电压源和其它子电路供给参阅节点。可是,即便广泛运用接地层也不能确保沟通电路具有高质量接地参阅。

图9所示的简略电路选用两层印刷电路板制作,顶层上有一个交直流电流源,其一端连到过孔1,另一端经过一条U形铜走线连到过孔2。两个过孔均穿过电路板并连到接地层。抱负状况下,顶端衔接器以及过孔1和过孔2之间的接地回路中的阻抗为零,电流源上的电压为零。

电流源的原理图和规划,PCB上布设U形走线,经过接地层回来

图9. 电流源的原理图和规划,PCB上布设U形走线,经过接地层回来。

这个简略原理图很难显现出内涵的奇妙的地方,但了解电流怎么在接地层中从过孔1流到过孔2,将有助于咱们看清实践疑问所在,并找到消除高频规划接地噪声的办法。

<a href=http://www.chinaruif.com target='_blank'>直流电源</a>电流的活动办法

图10. 图9所示PCB的直流电源电流的活动。

图10所示的直流电源电流的活动办法,选择了接地层中从过孔1至过孔2的电阻最小的途径。尽管会发作一些电流分散,但基本上不会有电流本质性偏离这条途径。相反,沟通电流则选择阻抗最小的途径,而这要取决于电感。

磁力线和理性环路(右手规律)

图11。 磁力线和理性环路(右手规律)。

电感与电流环路的面积成份额,二者之间的联系能够用图11所示的右手规律和磁场来阐明。环路以内,沿着环路一切有些活动的电流所发作的磁场彼此增强。环路以外,不一样有些所发作的磁场彼此削弱。因此,磁场准则上被约束在环路以内。环路越大则电感越大,这意味着:关于给定的电流水平,它贮存的磁能(Li2)更多,阻抗更高(XL = jωL),因此将在给定频率发作更大电压。

 接地层中不含电阻(左图)和含电阻(右图)的沟通电流途径

图12。 接地层中不含电阻(左图)和含电阻(右图)的沟通电流途径。

电流将在接地层中选择哪一条途径呢?自然是阻抗最低的途径。思考U形外表引线和接地层所构成的环路,并疏忽电阻,则高频沟通电流将沿着阻抗最低,即所围面积最小的途径活动。

在图中所示的比如中,面积最小的环路明显是由U形顶部走线与其正下方的接地层有些所构成的环路。图10显现了直流电流途径,图12则显现了大多数沟通电流在接地层中选择的途径,它所围成的面积最小,坐落U形顶部走线正下方。实践运用中,接地层电阻会致使低中频电流流向直接回来途径与顶部导线正下方之间的某处。不过,即便频率低至1 MHz或2 MHz,回来途径也是挨近顶部走线的下方。

当心接地层分裂

假如导线下方的接地层上有分裂,接地层回来电流有必要盘绕裂缝活动。这会致使电路电感添加,并且电路也更简略遭到外部场的影响。图13显现了这一状况,其间的导线A和导线B有必要彼此穿过。

当分裂是为了使两根笔直导线穿插时,假如经过飞线将第二根信号线跨接在榜首根信号线和接地层上方,则作用更佳。此刻,接地层用作两个信号线之间的天然屏蔽体,而因为集肤效应,两路地回来电流会在接地层的上下外表各自活动,互不搅扰。

多层板能够一起支持信号线穿插和接衔接地层,而无需思考线链路疑问。尽管多层板价格较高,并且不如简略的双面电路板调试便利,可是屏蔽作用十分好,信号路由更佳。有关原理依然坚持不变,但规划布线选项更多。

关于高功能混合信号电路而言,运用最少具有一个接衔接地层的双面或多层PCB无疑是最成功的规划办法之一。一般,此类接地层的阻抗足够低,答应体系的模仿和数字有些共用一个接地层。可是,这一点能否完成,要取决于体系中的分辨率和带宽请求以及数字噪声量。

接地层分裂致使电路电感添加,并且电路也更简略遭到外部场的影响

图13. 接地层分裂致使电路电感添加,并且电路也更简略遭到外部场的影响。

别的比如也能够阐明这一点。高频电流反应型放大器对其反相输入周围的电容十分灵敏。接地层旁的输入走线也许具有能够致使疑问的那一类电容。要记住,电容是由两个导体(走线和接地层)构成的,中心用绝缘体(板和也许的阻焊膜)阻隔。在这一方面,接地层应与输入引脚分隔开,如图14所示,它是AD8001高速电流反应型放大器的评价板。小电容对电流反应型放大器的影响如图15所示。请留意输出上的响铃振动。

AD8001AR评价板—俯视图(a)和仰视图(b)

图14. AD8001AR评价板—俯视图(a)和仰视图(b)。

10 pF反相输入杂散电容对 放大器(AD8001)脉冲响应的影响

图15. 10 pF反相输入杂散电容对 放大器(AD8001)脉冲响应的影响。

接地总结

没有任何一种接地办法能一直确保最好功能。这篇文章依据所思考的特定混合信号器材特性提出了几种也许的选项。在施行初始PC板规划时,供给尽也很多的选项会很有协助。

PC板有必要最少有一层专用于接地层!初始电路板规划应供给非重叠的模仿和数字接地层,假如需求,应在数个方位供给焊盘和过孔,以便装置背对背肖特基二极管或铁氧体磁珠。此外,需求时能够运用跳线将模仿和数字接地层衔接在一起。

一般来说,混合信号器材的AGND引脚应一直衔接到模仿接地层。具有内部锁相环(PLL)的DSP是一个例外,例如ADSP-21160 SHARC®处理器。PLL的接地引脚是符号的AGND,但直接衔接到DSP的数字接地层。

CATEGORIES

分类导航

咨询热线

021-51095123

联系人:王先生

手 机:13761987446

邮 箱:xuxinpower@126。com

地 址:上海市嘉定区吴杨东路333号

用手机扫描二维码关闭
二维码
荣鼎彩开奖直播网 秒速赛车注册 荣鼎彩手机官网 荣鼎彩开奖 秒速牛牛计划 秒速赛车下载 秒速牛牛登陆 荣鼎彩注册 秒速牛牛注册 荣鼎彩官方网站